Hiện tại, các động cơ servo trong các công cụ máy CNC trong nước thường được trang bị bộ mã hóa gia tăng, trong khi độ chính xác của bộ mã hóa gia tăng không quá cao và đầu ra là tín hiệu song song. Để cải thiện độ chính xác của nó, cần phải tăng thiết kế của bộ mã hóa. Khó khăn và tăng đầu ra của các tín hiệu song song, không có lợi cho giao tiếp đường dài giữa đơn vị servo và bộ mã hóa. Bộ mã hóa tuyệt đối được sử dụng, ngoại trừ độ chính xác của nó cao hơn nhiều lần so với bộ mã hóa gia tăng. Truyền thông nối tiếp tốc độ cao tiết kiệm các đường giao tiếp cho giao tiếp đường dài. Ở đầu kia của bộ mã hóa, CPLD và bộ mã hóa tuyệt đối được sử dụng để giao tiếp nối tiếp tốc độ cao. CPLD sau đó chuyển đổi thông tin bộ mã hóa nhận được thành truyền dữ liệu song song. DSP trong đơn vị servo thực hiện điều khiển số học. Bài viết này sẽ cung cấp cho phần mềm và thiết kế phần cứng của giao tiếp nối tiếp tốc độ cao giữa CPLD và bộ mã hóa tuyệt đối .
thiết kế phần cứng
Phần cứng chủ yếu bao gồm ba mô -đun: nguồn điện, CPLD và mạch ngoại vi và mạch giao diện bộ mã hóa tuyệt đối.
Mô -đun nguồn
Mô -đun năng lượng bao gồm mạch cung cấp năng lượng chuyển mạch và chip cung cấp năng lượng DC/DC, như trong Hình 1.
Bộ nguồn chuyển đổi trong hình chuyển đổi điện áp lưới AC 220V thành +5V, +15V, -15V. Bộ nguồn chuyển đổi có thể lọc ra các giao thoa khác nhau trong lưới điện và máy biến áp trong nguồn điện chuyển mạch sẽ là 220V AC và đầu ra là + 5V, + 15V, -15V được phân lập, mạch bên trong cũng sử dụng TL431 để điều chỉnh Chiều rộng xung dẫn của ống chuyển đổi, do đó, việc chống can thiệp, an toàn, ổn định và điều hòa điện áp của nguồn điện chuyển mạch tốt hơn. TPS7333 là chip DC/DC. Điện áp DC +5V được chuyển đổi thành điện áp DC ổn định là +3,3V để sử dụng bởi CPLD. TPS7333 có hiệu quả chuyển đổi, độ tin cậy và quy định điện áp tốt hơn. Nó có thể được sử dụng trong phạm vi điện áp +3,77V- +10V. Chuyển đổi +3,3V khiến CPLD bị đốt cháy do điện áp đầu vào quá cao.
CPLD và các mô -đun mạch ngoại vi của nó
CPLD và các mô -đun mạch ngoại vi của nó chủ yếu bao gồm CPLD, mạch giao diện tải xuống lập trình CPLD (giao diện JTAG), mạch giao diện DSP, bộ tạo dao động tinh thể hoạt động, mạch chuyển đổi mức và mạch ngoại vi của nó (mạch giao diện chịu trách nhiệm liên lạc với bộ mã hóa) . Hình 2).
Thiết kế này CPLD sử dụng EPM570T144C5 của Altera, thuộc về Max II của Altera. Max II có chi phí thấp hơn tối đa I và tiêu thụ ít năng lượng hơn. Thiết bị có nhiều ô macro hơn và độ trễ của thiết bị được điều khiển trong vòng 6 ns. Với hiệu suất chi phí cao, EPM570T144C5 có 570 macrocell. Số lượng chân trên chip là 144, trong đó có 116 cổng I/O, vì vậy tài nguyên của chip này là đủ. CPLD chủ yếu chịu trách nhiệm giao tiếp nối tiếp tốc độ cao với bộ mã hóa tuyệt đối và được điều khiển bởi lệnh DSP để chuyển tiếp dữ liệu bộ mã hóa và thông tin khác đến DSP song song.
Giao diện JTAG chủ yếu được sử dụng để tải tệp thực thi vào CPLD, cài đặt môi trường phát triển của Công ty Altera - Quartus II trên PC và biên dịch chương trình VHDL bằng văn bản trong môi trường phát triển này để đảm bảo rằng việc biên dịch không có lỗi không có lỗi không có lỗi không có lỗi không có lỗi không có lỗi không có lỗi không có lỗi và chức năng được thực hiện. Kết nối cáp tải xuống với giao diện JTAG và tải xuống bảng CPLD thông qua công cụ tải xuống lập trình được cung cấp bởi Quartus II.
Giao diện DSP bao gồm 8 dòng dữ liệu, 3 dòng địa chỉ và 1 dòng điều khiển. 8 dòng dữ liệu chịu trách nhiệm chuyển dữ liệu bộ mã hóa và thông tin khác. 3 dòng địa chỉ chịu trách nhiệm truyền các lệnh DSP và giải mã tại thiết bị đầu cuối CPLD. CPLD truyền dữ liệu bộ mã hóa hoặc thông tin khác cho DSP thông qua 8 dòng dữ liệu theo lệnh được giải mã. Dòng điều khiển chủ yếu hoàn thành điều khiển đồng bộ của CPLD và DSP.
Bộ tạo dao động tinh thể hoạt động 20m chủ yếu cung cấp đồng hồ tham chiếu cho CPLD. Theo việc lái tín hiệu đồng hồ, CPLD tạo ra tốc độ baud là 2,5 MB/giây để giao tiếp với bộ mã hóa và tạo đồng hồ Hz 10M cho một số tín hiệu điều khiển logic. Cung cấp tần số đồng hồ 20m Hz yêu cầu điện áp 3,3V DC từ nguồn điện.
Mạch dịch chuyển mức chủ yếu chịu trách nhiệm chuyển đổi 3,3V thành 5V hoặc 5V thành 3,3V, vì các cổng lõi và I/O của CPLD yêu cầu điện áp cung cấp là 3,3V, cần thiết cho ADM485 và bộ mã hóa tuyệt đối. Cả điện áp cung cấp và mạch trình điều khiển cổng I/O đều là 5V, do đó, cần phải chuyển đổi 3,3V thành 5V hoặc 5V sang 3,3V với chip chuyển đổi cấp LVC4245A.
ADM485 và các mạch ngoại vi của nó là kết nối phần cứng giữa CPLD và giao tiếp tốc độ cao của bộ mã hóa tuyệt đối. Điện áp hoạt động của ADM485 là 5V và tốc độ giao tiếp tối đa của nó là 5MB/s. Việc sử dụng hai chip ADM485 để giao tiếp nối có thể cải thiện khả năng chống can thiệp trên đường truyền thông và khoảng cách truyền dài nhất có thể đạt tới 1,2km. Mạch ngoại vi được hiển thị trong Hình 3. Nửa bên phải của đường chấm chấm thuộc về mạch ngoại vi của bộ mã hóa tuyệt đối. Các điện trở kéo và kéo xuống là 1k ohms, điện trở giới hạn hiện tại là 220 ohms và ADM485 SDAT là chân đầu ra dữ liệu. ADM485 là SRQ là chân đầu vào dữ liệu, DE của ADM485 là chân điều khiển bên ngoài, pin này được điều khiển bởi CPLD. Vì giao thức truyền thông RS-485 là một nửa song công, ADM485 chỉ có thể ở trạng thái gửi dữ liệu hoặc nhận dữ liệu. Khi ADM485 là DE cao, ADM485 ở trạng thái đầu ra dữ liệu (nghĩa là CPLD nhận dữ liệu). Khi DE của ADM485 ở mức thấp, ADM485 ở trạng thái đầu vào dữ liệu (nghĩa là CPLD gửi dữ liệu).