Pada masa ini, motor servo dalam alat mesin CNC domestik biasanya dilengkapi dengan pengekod tambahan, sementara ketepatan pengekod tambahan tidak terlalu tinggi dan output adalah isyarat selari. Untuk meningkatkan ketepatannya, adalah perlu untuk meningkatkan reka bentuk pengekod. Kesukaran dan meningkatkan output isyarat selari, yang tidak kondusif untuk komunikasi jarak jauh antara unit servo dan pengekod. Pengekod mutlak digunakan, kecuali ketepatannya beberapa kali lebih tinggi daripada pengekod tambahan. Komunikasi bersiri berkelajuan tinggi menjimatkan talian komunikasi untuk komunikasi jarak jauh. Di hujung pengekod, CPLD dan pengekod mutlak digunakan untuk komunikasi bersiri berkelajuan tinggi. CPLD kemudian menukarkan maklumat pengekod yang diterima ke dalam penghantaran data selari. DSP dalam unit servo melakukan kawalan aritmetik. Makalah ini akan memberikan reka bentuk perisian dan perkakasan komunikasi bersiri berkelajuan tinggi antara CPLD dan encoder mutlak .
Reka bentuk perkakasan
Perkakasan ini terdiri daripada tiga modul: bekalan kuasa, CPLD dan litar periferalnya dan litar antara muka encoder mutlak.
Modul kuasa
Modul kuasa terdiri daripada litar bekalan kuasa beralih dan cip bekalan kuasa DC/DC, seperti yang ditunjukkan dalam Rajah 1.
Bekalan kuasa beralih dalam angka menukarkan voltan grid AC 220V ke +5V, +15V, -15V. Bekalan kuasa beralih boleh menapis pelbagai gangguan dalam grid kuasa, dan pengubah dalam bekalan kuasa beralih akan menjadi 220V AC dan output adalah + 5V, + 15V, -15V diasingkan, litar dalaman juga menggunakan TL431 untuk menyesuaikannya Lebar denyut konduksi tiub suis, jadi peraturan anti-interferensi, keselamatan, kestabilan dan voltan bekalan kuasa beralih lebih baik. TPS7333 adalah cip DC/DC. Voltan +5V DC ditukar kepada voltan DC stabil +3.3V untuk digunakan oleh CPLD. TPS7333 mempunyai kecekapan penukaran, kebolehpercayaan dan peraturan voltan yang lebih baik. Ia boleh digunakan dalam julat voltan +3.77V- +10V. Menukar +3.3V menyebabkan CPLD terbakar kerana voltan input terlalu tinggi.
CPLD dan modul litar periferalnya
Modul litar CPLD dan periferalnya terutamanya terdiri daripada CPLD, CPLD pengaturcaraan muat turun litar antara muka (JTAG antara muka), litar antara muka DSP, pengayun kristal aktif, litar penukaran tahap dan ADM485 dan litar periferalnya (litar antara muka yang bertanggungjawab untuk komunikasi dengan Encoder) . Rajah 2).
Reka bentuk CPLD ini menggunakan Altera EPM570T144C5, yang dimiliki oleh Max II Altera. Max II lebih rendah daripada kos max I, dan menggunakan kuasa yang kurang. Peranti ini mempunyai lebih banyak sel makro dan kelewatan peranti dikawal dalam 6 ns. Dengan prestasi kos yang tinggi, EPM570T144C5 mempunyai 570 macrocells. Bilangan pin pada cip adalah 144, di mana 116 boleh didapati I/O port, jadi sumber cip ini mencukupi. CPLD terutamanya bertanggungjawab untuk komunikasi bersiri berkelajuan tinggi dengan pengekod mutlak, dan dikawal oleh perintah DSP untuk mengemukakan data pengekod dan maklumat lain kepada DSP selari.
Antara muka JTAG digunakan terutamanya untuk memuat turun fail yang boleh dilaksanakan ke CPLD, memasang persekitaran pembangunan syarikat Altera - Quartus II pada PC, dan menyusun program VHDL bertulis dalam persekitaran pembangunan ini untuk memastikan kompilasi tidak bebas dan fungsi dilaksanakan. Sambungkan kabel muat turun ke antara muka JTAG dan muat turun papan CPLD melalui alat muat turun pengaturcaraan yang disediakan oleh Quartus II.
Antara muka DSP terdiri daripada 8 baris data, 3 baris alamat dan 1 garis kawalan. Barisan data 8 bertanggungjawab untuk memindahkan data encoder dan maklumat lain. Barisan alamat 3 bertanggungjawab untuk menghantar arahan DSP dan penyahkodan di terminal CPLD. CPLD menghantar data encoder atau maklumat lain ke DSP melalui 8 baris data mengikut perintah yang dikodkan. Garis kawalan terutamanya melengkapkan kawalan segerak CPLD dan DSP.
Pengayun kristal aktif 20m terutamanya menyediakan jam rujukan untuk CPLD. Di bawah memandu isyarat jam, CPLD menjana kadar baud sebanyak 2.5MB/s untuk berkomunikasi dengan pengekod, dan menghasilkan jam 10M Hz untuk beberapa isyarat kawalan logik. Menyediakan kekerapan jam 20m Hz memerlukan voltan 3.3V DC dari bekalan kuasa.
Litar peralihan tahap terutamanya bertanggungjawab untuk menukar 3.3V hingga 5V atau 5V hingga 3.3V, kerana pelabuhan teras dan I/O CPLD memerlukan voltan bekalan 3.3V, yang diperlukan untuk ADM485 dan encoder mutlak. Kedua -dua voltan bekalan dan litar pemacu pelabuhan I/O adalah 5V, jadi perlu menukar 3.3V hingga 5V atau 5V hingga 3.3V dengan cip penukaran tahap LVC4245A.
ADM485 dan litar periferalnya adalah sambungan perkakasan antara CPLD dan komunikasi berkelajuan tinggi encoder mutlak. Voltan kerja ADM485 adalah 5V, dan kelajuan komunikasi maksimumnya ialah 5MB/s. Penggunaan dua cip ADM485 untuk komunikasi dok dapat meningkatkan keupayaan anti-interferensi pada garis komunikasi, dan jarak penghantaran terpanjang dapat mencapai 1.2km. Litar periferal ditunjukkan dalam Rajah 3. Separuh kanan garis putus -putus tergolong dalam litar periferal pengekod mutlak. Resistor pull-up dan pull-down adalah 1K ohm, perintang pengehadan semasa adalah 220 ohm, dan ADM485 SDAT adalah pin output data. ADM485 adalah SRQ adalah pin input data, DE ADM485 adalah pin kawalan luaran, pin ini dikawal oleh CPLD. Oleh kerana protokol komunikasi RS-485 adalah setengah dupleks, ADM485 hanya boleh berada dalam keadaan menghantar data atau menerima data. Apabila ADM485 adalah tinggi, ADM485 berada dalam keadaan output data (iaitu, CPLD menerima data). Apabila DE ADM485 adalah tahap yang rendah, ADM485 berada dalam keadaan input data (iaitu, CPLD menghantar data).